FPGA:状态机简述
本文目录
前言
状态机简介
状态机分类
Mealy 型状态机
Moore 型状态机
状态机描述
一段式状态机
二段式状态机
三段式状态机
状态机优缺点
总结
扩展-四段式状态机
01. 前言
状态机是FPGA设计中一种非常重要、非常根基的设计思想,堪称FPGA的灵魂,贯穿FPGA设计的始终 。
02. 状态机简介
什么是状态机:状态机通过不同的状态迁移来完成特定的逻辑操作(时序操作)状态机是许多数字系统的核心部件, 是一类重要的时序逻辑电路 。通常包括三个部分:
下一个状态的逻辑电路
存储状态机当前状态的时序逻辑电路
输出组合逻辑电路
03. 状态机分类
通常, 状态机的状态数量有限, 称为有限状态机(FSM)。由于状态机所有触发器的时钟由同一脉冲边沿触发, 故也称之为同步状态机 。
根据状态机的输出信号是否与电路的输入有关分为 Mealy 型状态机和 Moore 型状态机
3.1,Mealy 型状态机
电路的输出信号不仅与电路当前状态有关, 还与电路的输入有关
文章插图
3.2,Moore 型状态机
电路的输出仅仅与各触发器的状态, 不受电路输入信号影响或无输入
【FPGA:状态机简述】
文章插图
状态机的状态转移图, 通常也可根据输入和内部条件画出 。一般来说, 状态机的设计包含下列设计步骤:
根据需求和设计原则, 确定是 Moore 型还是 Mealy 型状态机;
分析状态机的所有状态, 对每一状态选择合适的编码方式, 进行编码;
根据状态转移关系和输出绘出状态转移图;
构建合适的状态机结构, 对状态机进行硬件描述 。
04. 状态机描述
状态机的描述通常有三种方法, 称为一段式状态机, 二段式状态机和三段式状态机 。
状态机的描述通常包含以下四部分:
利用参数定义语句 parameter 描述状态机各个状态名称, 即状态编码 。状态编码通常有很多方法包含自然二进制编码, One-hot 编码,格雷编码码等;
用时序的 always 块描述状态触发器实现状态存储;
使用敏感表和 case 语句(也采用 if-else 等价语句) 描述状态转换逻辑;
描述状态机的输出逻辑 。
下面根据状态机的三种方法来具体说明
4.1,一段式状态机
1module detect_1( 2input clk_i, 3input rst_n_i, 4output out_o 5); 6reg out_r; 7//状态声明和状态编码 8reg [1:0] state; 9parameter [1:0] S0=2'b00; 10parameter [1:0] S1=2'b01; 11parameter [1:0] S2=2'b10; 12parameter [1:0] S3=2'b11; 13always@(posedge clk_i) 14begin 15if(!rst_n_i)begin 16state<=0; 17out_r<=1'b0; 18end 19else 20case(state) 21S0 : 22begin 23out_r<=1'b0; 24state<= S1; 25end 26S1 : 27begin 28out_r<=1'b1; 29state<= S2; 30end 31S2 : 32begin 33out_r<=1'b0; 34state<= S3; 35end 36S3 : 37begin 38out_r<=1'b1; 39end 40endcase 41end 42assign out_o=out_r; 43endmodul 44
一段式状态机是应该避免使用的, 该写法仅仅适用于非常简单的状态机设计 。
4.2,两段式状态机
1module detect_2( 2input clk_i, 3input rst_n_i, 4output out_o 5); 6reg out_r; 7//状态声明和状态编码 8reg [1:0] Current_state; 9reg [1:0] Next_state; 10parameter [1:0] S0=2'b00; 11parameter [1:0] S1=2'b01; 12parameter [1:0] S2=2'b10; 13parameter [1:0] S3=2'b11; 14//时序逻辑: 描述状态转换 15always@(posedge clk_i) 16begin 17if(!rst_n_i) 18Current_state<=0; 19else 20Current_state<=Next_state; 21end 22//组合逻辑:描述下一状态和输出 23always@(*) 24begin 25out_r=1'b0; 26case(Current_state) 27S0 : 28begin 29out_r=1'b0; 30Next_state= S1; 31end 32S1 : 33begin 34out_r=1'b1; 35Next_state= S2; 36end 37S2 : 38begin 39out_r=1'b0; 40Next_state= S3; 41end 42S3 : 43begin 44out_r=1'b1; 45Next_state=Next_state; 46end 47endcase 48end 49assign out_o = out_r; 50endmodule 51
两段式状态机采用两个 always 模块实现状态机的功能, 其中一个 always 采用同步时序逻辑描述状态转移, 另一个 always 采用组合逻辑来判断状态条件转移 。
4.3,三段式状态机
1module detect_3( 2input clk_i, 3input rst_n_i, 4output out_o 5); 6reg out_r; 7//状态声明和状态编码 8reg [1:0] Current_state; 9reg [1:0] Next_state; 10parameter [1:0] S0=2'b00; 11parameter [1:0] S1=2'b01; 12parameter [1:0] S2=2'b10; 13parameter [1:0] S3=2'b11; 14//时序逻辑: 描述状态转换 15always@(posedge clk_i) 16begin 17if(!rst_n_i) 18Current_state<=0; 19else 20Current_state<=Next_state; 21end 22//组合逻辑: 描述下一状态 23always@(*) 24begin 25case(Current_state) 26S0: 27Next_state = S1; 28S1: 29Next_state = S2; 30S2: 31Next_state = S3; 32S3: 33begin 34Next_state = Next_state; 35end 36default : 37Next_state = S0; 38endcase 39end 40//输出逻辑: 让输出 out, 经过寄存器 out_r 锁存后输出, 消除毛刺 41always@(posedge clk_i) 42begin 43if(!rst_n_i) 44out_r<=1'b0; 45else 46begin 47case(Current_state) 48S0,S2: 49out_r<=1'b0; 50S1,S3: 51out_r<=1'b1; 52default : 53out_r<=out_r; 54endcase 55end 56end 57 58assign out_o=out_r; 59endmodule 60
三段式状态机在第一个 always 模块采用同步时序逻辑方式描述状态转移, 第二个always 模块采用组合逻辑方式描述状态转移规律, 第三个 always 描述电路的输出 。通常让输出信号经过寄存器缓存之后再输出, 消除电路毛刺 。
05. 状态机优缺点
1、一段式状态机
只涉及时序电路,没有竞争与冒险,同时消耗逻辑比较少 。
但是如果状态非常多,一段式状态机显得比较臃肿,不利于维护 。
2、两段式状态机
当一个模块采用时序(状态转移),一个模块采用组合时候(状态机输出),组合逻辑电路容易造成竞争与冒险;当两个模块都采用时序,可以避免竞争与冒险的存在,但是整个状态机的时序上会延时一个周期 。
两段式状态机是推荐的状态机设计方法 。
3、三段式状态机
三段式状态机在状态转移时采用组合逻辑电路+格雷码,避免了组合逻辑的竞争与冒险;状态机输出采用了同步寄存器输出,也可以避免组合逻辑电路的竞争与冒险;采用这两种方法极大的降低了竞争冒险 。并且在状态机的采用这种组合逻辑电路+次态寄存器输出,避免了两段式状态机的延时一个周期(三段式状态机在上一状态中根据输入条件判断当前状态的输出,从而在不插入额外时钟节拍的前提下,实现寄存器的输出) 。
三段式状态机也是比较推崇的,主要是由于维护方便, 组合逻辑与时序逻辑完全独立 。
06. 总结
灵活选择状态机,不一定要拘泥理论,怎样方便怎样来
07.扩展
四段式不是指三个always代码,而是四段程序 。使用四段式的写法,可参照明德扬GVIM特色指令Ztj产生的状态机模板 。
明·德·扬四段式状态机符合一次只考虑一个因素的设计理念 。
第一段代码,照抄格式,完全不用想其他的 。
第二段代码,只考虑状态之间的跳转,也就是说各个状态机之间跳转关系 。
第三段代码,只考虑跳转条件 。
第四段,每个信号逐个设计 。
有兴趣的话可以自己去学习一下,或者http://www.mdyedu.com/product/299.html自行看视频 。
责任编辑:xj
原文标题:FPGA 高手养成记-浅谈状态机
文章出处:【微信公众号:FPGA开源工作室】欢迎添加关注!文章转载请注明出处 。
推荐阅读
- 理解清楚这5条准则,用哪款FPGA都不会太难
- 现代简约风格特点简述
- FPGA市场将迎来新的变数?
- 现代中式客厅设计说明简述
- 电源模块如何追赶快速发展的GPU、FPGA、ASIC算力?
- 深鉴科技基于FPGA技术的人工智能芯片设计
- FPGA的布局布线
- 带你深入了解FPGA开发流程
- FPGA与DSP的关系
- 莱迪思半导体宣布CrossLink-NX-17 FPGA现已上市